Identyfikator artykułu: 000075373 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 20-12-2017

Dlaczego symulacja Stratix 10 JESD204B IP Przykładowy projekt nie działa w przypadku korzystania z modeluSim SE w wersji 10.5c?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® IP JESD204B
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Symulacja projektu Intel® Stratix® 10 JESD204B wygenerowanego w oprogramowaniu Intel® Quartus® Prime wersji 17.1.1 lub wcześniejszej, może się nie udać, gdy symulacja przy rozdzielczości 1ps usng ModelSim SE w wersji 10.5c.

    Rozwiazanie

    Aby obejść ten problem, usuń rozdzielczość 1ps z wiersza poleceń vsim poprzez usunięcie "-t ps" z polecenia vsim w pliku modelsim do msim_setup.tcl.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 i SoC

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.