Identyfikator artykułu: 000075383 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 04-08-2017

Czy bit synchronizacji SDI II jest prawidłowo wstawiony dla słów ADF w strumieniach 6G 8 lub strumieniach 12G 16 ze sobą?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® IP SDI II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Ze względu na problem z TX rdzenia IP interfejsu Intel® Serial Digital Interface (SDI) II, bity synchronizacji nie są prawidłowo umieszczane w słowach ADF podczas pracy w strumieniach 6G 8 (tx_std = 100) lub 12G 16 strumieni interleave (tx_std = 110). Ma to zazwyczaj wpływ na filmy w trybie 1 trybu 6G SDI (linia 2160).

    Dlatego rdzeń IP Intel SDI II RX lub dowolny odbiornik, który polega na obecności poprawnych słów ADF (000h, 3FFh, 3FFh) nie będzie w stanie prawidłowo wykryć pakietu ANC.

    Rozwiazanie

    Ten problem został naprawiony począwszy od wersji Quartus® prime w wersji 17.0.

    We wcześniejszych wersjach nie ma możliwości obejśnia.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Arria® 10 i SoC

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.