Identyfikator artykułu: 000075493 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 14-07-2021

Dlaczego łącze Intel® FPGA cewki F Avalon® streamowania dla PCI Express nie jest ponownie wyliczane?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
  • Twardy IP Avalon-ST Intel® Stratix® 10 do PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 21.2, po przerwaniu w zasilaniu referencyjnym zegara PCI Express przez strumieniowanie Avalon® Intel® FPGA cewki F do PCI Express IP w trybie użytkownika, łącze nie jest w stanie ponownie wyliczyć poprzez ponowne uruchomienie hosta.

     

    Rozwiazanie

    Aby rozwiązać ten problem, przekonfiguruj FPGA.

     

    Podobne produkty

    Ten artykuł dotyczy 2 prod.

    FPGA i FPGA SoC Intel® Agilex™ z serii F
    Układy FPGA Intel® Agilex™ 7 i SoC FPGA z serii I

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.