Dlaczego ip Intel® FPGA cewki P Avalon® do streamingu dla PCI Express* zgłasza naruszenia konfiguracji przy włączaniu zestawu narzędzi debugowania w konfiguracji trzeciej generacji?

Z powodu problemu w Intel® FPGA Avalon® streamingu ip cewki P dla konfiguracji PCI Express* Trzeciej generacji, naruszenia konfiguracji będą widoczne podczas włączania zestawu narzędzi debugowania i konfigurowania IP dla trybów trzeciej generacji.

Tych naruszeń timingów można bezpiecznie namierzyć.

Aby rozwiązać ten problem, włącz następujące ograniczenia set_false_path, aby usunąć naruszenia dotyczące timingów w Twoim projekcie:

Do trzeciej generacji/4x16:

set_false_path — od *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path — od *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|toolkit_readdata*

Do trzeciej generacji/4x8:

set_false_path — od *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path —od *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path — od *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|toolkit_readdata*

set_false_path —od *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|toolkit_readdata*

Do generacji 3/4x4:

set_false_path — od *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path —od *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path —od *|rx_deskew|u_wrpcie_deskew_0_5_port2|u_wrpcie_deskew|dpchls[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* - do *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path —od *|rx_deskew|u_wrpcie_deskew_0_5_port3|u_wrpcie_deskew|dpchochnów[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* - do *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path — od *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|toolkit_readdata*

set_false_path —od *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* -do *|toolkit_inst|toolkit_readdata*

set_false_path — od *|rx_deskew|u_wrpcie_deskew_0_5_port2|u_wrpcie_deskew|dpchls[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* - do *|toolkit_inst|toolkit_readdata*

set_false_path — od *|rx_deskew|u_wrpcie_deskew_0_5_port3|u_wrpcie_deskew|dpchochnów[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* do *|toolkit_inst|toolkit_readdata*.