Dlaczego muszę wykonać aktualizację IOPLL Intel® FPGA IP w przykładzie projektu Intel® Stratix® E-Tile 10 Triple-Speed Ethernet Intel® FPGA IP?

Z powodu problemu w wersji oprogramowania Intel® Quartus® Prime Pro Edition w wersji 21.2, może się okazać, że Intel® FPGA IP Ethernet IOPLL nie został pomyślnie zmodernizowany w Intel® FPGA IP Ethernet potrójnej prędkości 10/100/1000 Mb Ethernet MAC (bez sieci fifoless) z komputerami IEEE1588v2 i 2XTBI z urządzeniem nadawczo-odbiorczym GXB cewki E.

Bez wykonywania aktualizacji IOPLL Intel® FPGA IP wyświetlą się następujące błędy podczas kompilowania przykładowego projektu:

Błąd (18185): Projekt zawiera komponenty IP, które należy zregenerować. Aby zregenerować swoje IP, użyj okna dialogowego Uaktualnij komponenty IP, dostępnego w menu projektu w oprogramowaniu Quartus Prime

Błąd(18186): musisz zaktualizować komponent IP z instrzymucją w pliku IP/alt_tse_iopll_todsampling_clk.ip do najnowszej wersji komponentu IP.

Błąd(18186): musisz zaktualizować komponent IP z chwilą wystąpienia w pliku ip/alt_core_iopll_upstream.ip do najnowszej wersji komponentu IP.

Błąd (18186): musisz zaktualizować komponent IP z pliku ip/alt_core_iopll_tse_rx_clk.ip do najnowszej wersji komponentu IP.

Błąd(18186): musisz uaktualnić komponent IP wyświetlany w pliku ip/alt_core_iopll_tse_clk.ip do najnowszej wersji komponentu IP.

Aby rozwiązać ten problem w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 21.2, wykonaj poniższe czynności.

1. Uaktualnij IP i zgeneruj IOPLL Intel® FPGA IP komponenty.
2. Otwórz Tthe skrypt symulacyjna do wybranego symulatora:
   • Modelsim* -/example_testbench/setup_scripts/common/modelsim_files.tcl
   • VCS* — /example_testbench/setup_scripts/common/vcs_files.tcl
   • VCSmx* — /example_testbench/setup_scripts/common/vcsmx_files.tcl
   • Xcelium* — /example_testbench/setup_scripts/common/xcelium_files.tcl
3. Edytuj Tthe cztery nazwy plików projektowych IOPLL Intel® FPGA IP w skrypcie symulacyjnym dopasowanym do z regenerowanej nazwy plików projektowych komponentów Intel® FPGA IP IOPLL. Przykłady nazw plików projektowych IOPLL Intel® FPGA IP z przyrostkiem losowych ciągów, które należy zaktualizować.
   • alt_core_iopll_tse_clk_altera_iopll_1931_oppet4q.vo1
   • alt_core_iopll_tse_rx_clk_altera_iopll_1931_t57sz6i.vo1
   • alt_core_iopll_upstream_altera_iopll_1931_4pedkla.vo1
   • alt_tse_iopll_todsampling_clk_altera_iopll_1931_7vfkdfa.vo1
4. Zapisz pliki.

Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition w wersji 21.3.