Identyfikator artykułu: 000075678 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 08-07-2014

Błąd (175006): nie można znaleźć ścieżki między globalnym lub regionalnym sterownikem zegara source a HMC

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Powyższy błąd może występć podczas korzystania z kontrolera pamięci twardej DDR3 w urządzeniu Cyclone® V, jeśli liczba portów MPFE wybranych w interfejsie graficznym IP DDR3 przekracza liczbę portów obsługiwanych przez urządzenie. Generacja IP uwzględnia jedynie rodzinę używanych urządzeń, a nie konkretne urządzenie. W celu określenia liczby portów MPFE na urządzenie zapoznaj się z artykułem Interfejsy pamięci zewnętrznej w urządzeniach Cyclone V w podręczniku Cyclone V.

Rozwiazanie

Aby rozwiązać ten błąd, zmień liczbę portów MPFE na wartość, która nie przekracza maksymalnej liczby portów obsługiwanych przez urządzenie.

Podobne produkty

Ten artykuł dotyczy 12 prod.

FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V i SoC
FPGA Cyclone® V E
FPGA Arria® V ST SoC
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.