Identyfikator artykułu: 000075687 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 24-02-2021

Błąd(15360): blok DSP WYSIWYG prymitywny "u0|a10_native_fixed_point_dsp_0|twentynm_mac_component" ma niełączony port ACLR[0] -- port musi być podłączony, ponieważ użyty jest odpowiedni rejestr

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® Arria® 10 IP natywnego DSP z wartością stałoprzecinkową
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 20.3, ten błąd może występować podczas korzystania z Intel® Arria® 10 Natywnego DSP Z wartością stało stała. Błąd występuje, ponieważ użytkownik włącza rejestry dla "az" i "bz", ale nie używa portów "az" i "bz".

    Rozwiazanie

    Aby uniknąć tego błędu, wyłącz rejestry dla "az" i "bz" w konfiguracji danych "z", jeśli nie używasz portów "az" i "bz".

    Ten błąd zaplanowano naprawić w przyszłej wersji oprogramowania Intel® Quartus® Prime Pro Edition.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Arria® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.