Otrzymasz ten komunikat ostrzegawczy, jeśli włączysz porty dynamicznej rekonfiguracji w megafunction ALTPLL bez implementacji megafunction ALTPLL_RECONFIG.
Korzystając z megafunction ALTPLL, oprogramowanie Quartus® II będzie próbowało jak najlepiej trasować wyjścia licznika PLL w zależności od określonych wymagań dotyczących zasobów projektowych. Na przykład C0 może zostać ponownie mapowane na C3. Jeśli megafunction ALTPLL_RECONFIG zostanie wdrożony, ponowne przeoczenie licznika zostanie wykonane automatycznie i będzie przejrzyste dla użytkownika.
Jeśli nie używasz megafunction ALTPLL_RECONFIG, użyj przypisania "Preserve PLL Counter Order", aby zapobiec ponownemu zaokrąglaniu się liczników wyjściowych.
Poniżej przedstawiono sekwencję, aby zoptymalizować liczniki wyjściowe PLL dla Twojego projektu:
1. Skompiluj projekt i sprawdź raport kompilatora, aby sprawdzić, który licznik jest podłączony do którego sygnału wyjściowego zegara.
2. Zmodyfikuj połączenie wyrejestrowania PLL w swoim RTL, aby pasowało do zamówienia (zgodnie z raportem dotyczącym wykorzystania PLL).
Na przykład: jeśli widzisz clkout0 àSPAN> counter 3, a następnie przesuń wszystkie połączenia wyjściowe clockout0 do clkout3, zrób to dla wszystkich innych wyjść zegara.
3. Skompiluj projekt ponownie, tym razem z ustawieniem "Preserve PLL Counter Order" ustawionym na WŁĄCZONY dla PLL w Edytorze Cesji.
