VCS generuje to ostrzeżenie podczas symulacji funkcjonalnej ip kontrolerów DDR, DDR2 i DDR3 SDRAM High Performance Controller II.
To ostrzeżenie wyświetla się, ponieważ kod łączy 1-bitową wartość LSB 4-bitowej magistrali z wejściem 2-bitowym, więc bit 2 wpisu clk_reset scan_din nie jest wyświetlany. Sekwencer poziomy nie wykorzystuje łańcuchów skanowania na mem_clks. Nie ma to znaczenia dla projektu niewyrównanego (tj. DDR2), ponieważ nie korzysta on z łańcuchów skanowania. W związku z tym ten komunikat może być bezpieczny.
Ostrzeżenie-[PCWM-W] niedopasowanie szerokości portu <path_name>/SdramController_PLL_Master_phy_alt_mem_phy.v, 1395"clk". Następujące wyrażenie 1-bitowe jest podłączone do portu 2-bitowego "scan_din" modułu "SdramController_PLL_Master_phy_alt_mem_phy_clk_reset", instancji "clk" Expression: scan_din[0] użyj lint=PCWM, aby uzyskać więcej informacji