W jaki sposób można przypisać lokalizację pinów PHYLite IP RZQ?

IP PHYLite nie ma pinu wejściowego RZQ, który można umieścić bezpośrednio. Podczas kompilacji oprogramowanie Intel® Quartus® Prime tworzy funkcjonalność ALTOCT IP, w tym sygnał RZQ, i definiuje jego lokalizację pinów.

Sygnał RZQ można przypisać do lokalizacji pinów przy użyciu tego przepływu:

1. W zakładce PhYLite IP Group edytora parametrów IP ustaw sekcję Grupuj USTAWIENIA PAŹDZIERNIKA na wymagane wartości OCT.
2. Generuj IP i wykonuj go w swoim projekcie (lub stwórz przykładowy projekt projektowy PHYLite).
3. Skompiluj projekt. Instalator Intel Quartus Prime umieszcza pin RZQ w wybranym przez niego miejscu, a jeśli zajrzysz do raportu instalatora > etapu planu > pinów wejściowych , wyświetlona zostanie nazwa sygnału RZQ podobna do następującej:
   |core|arch_inst|u_phylite_io_bufs|data_io_buf_gen_grp[0].data_io_obuf_gen[0].u_data_buf~oct_cal_blockrzq_pad~ach,
   Powodem uruchamiania tej początkowej kompilacji jest sprawdzenie, czy IP PHYLite może zostać pomyślnie umieszczone.
4. Aby umieścić pin RZQ w wybranej lokalizacji pinów obsługujących RZQ, należy dodać przypisane funkcje QSF, aby zmuszyć instalatora Intel Quartus Prime do umieszczenia go w pożądanym miejscu.
   W oknie Pin Chyłki, możesz zobaczyć dostępne lokalizacje styków RZQ, patrząc w oknie Zadania, piny OCT > RZQ. Kliknij dwukrotnie myszą na RZQ i ukazuje piny RZQ z pogrubionym konturem na diagramie siatki pinów.
   Przykładowe przypisania przedstawione w niniejszym dokumencie dotyczą standardu I/O SSTL-15 dla danych PHYLITE i styków strobnienia.                                         set_location_assignment PIN_AH3 —do ósemki
   set_instance_assignment — nazwa IO_STANDARD "1,5 V" — do octrzq
   set_instance_assignment — nazwa RZQ_GROUP OCTRZQ —do
   set_instance_assignment — nazwa RZQ_GROUP OCTRZQ —do
   Notatki:
   a) Dodaj przypisanie RZQ_GROUP dla wszystkich danych i styków strobnienia w interfejsie PHYLite.
   b) Nazwa pinu RZQ (octrzq w tym przykładzie) to tylko nazwa łańcucha znaków i można ją zmienić.
5. Przekompiluj projekt.
6. Upewnij się, że pin Pin RZQ jest prawidłowo umieszczony.
   Należy pamiętać, że możesz zignorować następujące anomalia, które mogą pojawić się w projekcie:
   a) W kodzie Pin Chyłka ósemka pin jest umieszczany w wybranym miejscu, ale ma literę "?" na liście pinów nazwy węzła.
   b) W raporcie instalatora > etapie planu > pinów wejściowych piny wejściowe RZQ nadal są określane jako
   |core|arch_inst|u_phylite_io_bufs|data_io_buf_gen_grp[0].data_io_obuf_gen[0].u_data_buf~oct_cal_blockrzq_pad~ach,

Ten przepływ ma zostać udokumentowany w przyszłej wersji przewodnika użytkownika PHYLite.