Identyfikator artykułu: 000076463 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 18-05-2013

Magistrala stanu wyjściowego LTSSM nie odzwierciedla prawidłowego LTSSM w symulacji dla urządzeń Stratix V

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Magistrala stanu wyjściowego LTSSM nie odzwierciedla prawidłowego LTSSM w symulacji dla urządzeń Stratix V.

    Rozwiazanie

    Ten problem został naprawiony w wersji 13.0 oprogramowania Quartus II.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Stratix® V FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.