Identyfikator artykułu: 000076534 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 16-10-2020

Dlaczego podczas kompilowania konstrukcji Intel® Stratix® 10 lub FPGA lub Intel Agilex® 7 widzę dużą liczbę ostrzeżeń związanych z syntetyzowaniem bloków RAM z Intel® FPGA IP JESD204C w trybie RX Simplex?

Środowisko

Identyfikator błędu: 1507999569

Edycja Quartusa

Intel® Quartus® Prime Pro Edition

Znaleziono wersję: 19.2

Własność intelektualna FPGA

Układ FPGA Intel® IP JESD204B

Znaleziono wersję: 19.2

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problem krytyczny

Opis

Podczas kompilowania projektu z Intel® FPGA IP JESD204C w trybie RX Simplex ukierunkowanym na Intel® Stratix® 10 urządzeń z urządzeniami nadawczo-odbiorczymi cewki E lub urządzeniami Intel Agilex® 7 za pomocą oprogramowania Intel® Quartus® Prime Pro Edition w wersji 19.2 i nowszej, możesz wyświetlać ostrzeżenia takie jak te przedstawione poniżej.

Poniższe ostrzeżenia są związane z sygnałami rx_eb_data_soemb_out_w_w[L-1:0] i rx_eb_data_somb_out_w_w[L-1:0] i mogą być bezpiecznie wyekspowane, ponieważ jedynie bit [0] każdego z nich będzie wykorzystywany jako wejście do warstwy transportu.

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[129]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[130]"

Poniższe ostrzeżenia dotyczą sygnałów j204c_rx_cmd_data [18:7], gdy konfiguracja nagłówek synchronizacji to CRC-12.

Można je jednak bezpiecznie znieść, ponieważ konfiguracja CRC-12 wykorzystuje jedynie niższe 7 bitów (w związku z tym 12 sygnałów będzie zsyntetyzowanych z dala).

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[138]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[139]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[140]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[141]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[142]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[143]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[144]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[145]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[146]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[147]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[148]"

Ostrzeżenie(14320): syntetyzowany węzeł odlotowy "u_j204c_rx_tx_ss|j204c_rx_tx_ip|intel_jesd204c|intel_jesd204c|j204c_rx_base_inst|j204c_rx_ll_top_inst|rx_ll_per_lane_inst[0].j204c_rx_eb_inst|j204c_eb_fifo|j204c_rx_eb_fifo_noecc_inst|j204c_rx_eb_fifo_noecc|scfifo_component|auto_generated|dpfifo| FIFOram|altera_syncram_impl1|q_b[149]"

Rozwiazanie

Te komunikaty ostrzegawcze są oczekiwane i mogą być bezpiecznie wysuszone.

Podobne produkty

Ten artykuł dotyczy 3 prod.

FPGA Intel® Stratix® 10 MX

FPGA i FPGA SoC Intel® Agilex™

FPGA Intel® Stratix® 10 TX

Opis
Rozwiazanie

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Czekamy na Twoją opinię

Czy uważasz te informacje za przydatne?

TAK

NIE

Pozostała liczba znaków: 500

Jesteśmy wdzięczni za wszystkie komentarze, ale nie możemy udzielić odpowiedzi ani wsparcia produktowego. Prosimy nie wprowadzać informacji kontaktowych. Aby uzyskać odpowiedź, należy skontaktować się z działem pomocy technicznej.

Podziękowanie

Zastrzeżenie

¹

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.