Identyfikator artykułu: 000076685 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 21-08-2012

Dlaczego rdzeń PCI Express jest zawsze tx_out HiZ podczas symulacji?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Podczas symulacji rdzenia PCI Express® można zauważyć, że rdzeń PCI Express wydaje się być całkowicie zresetowany i rozpoczyna inicjalizację połączenia, ale nie kończy inicjalizacji połączenia, a port tx_out[n] wydaje się być stale w stanie HiZ.

Może to być wynikiem konfiguracji testbench, w szczególności konfiguracji magistrali test_in w celu przyspieszenia symulacji szeregowej.

Rozwiazanie

Aby rozwiązać ten problem, skonfiguruj swój testbench, aby przyspieszyć inicjalizację połączenia, ustawiając test_in[0] = 1.

W przypadku symulacji zalecane jest ustawienie test_in[39:0] = 0x0AD lub 0x0A9.

Znaczenie tych bitów podano poniżej:

[7] = Wyłącz zarządzanie zasilaniem

[5] = wyłącz rdzeń wchodzeniu w tryb zgodności.

[3] = tryb FPGA

[2] = Wyłącz rozszyfrowanie

[0] = przyspieszenie symulacji szeregowych

 

 

Powiązane artykuły

Podobne produkty

Ten artykuł dotyczy 4 prod.

FPGA Stratix® V GX
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Stratix® V GT

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.