Następujące krytyczne ostrzeżenie może pojawić się podczas korzystania z ALTDDIO_IN Intel FPGA IP do implementacji interfejsu nie-pamięci w urządzeniu Cyclone® III lub Cyclone® IV oraz jeśli lokalizacje pinów nie są odpowiednio ograniczone.
Krytyczne ostrzeżenie: instalator nie mógł prawidłowo przekierowywać sygnałów z we/wy DQ do rejestrów przechwytywania DQ, ponieważ rejestry przechwytywania DQ nie są umieszczane obok odpowiednich we/wy DQ
Informacje: rejestr przechwytywania DQ przy nie jest przypisany do sąsiedniego laboratorium odpowiedniego przy
Ponieważ nie więcej niż dwa zegary globalne (zegary inwersyjne są liczone oddzielnie od zegarów bez inwersji) mogą zasilać laboratorium, ostrzeżenie pojawi się, jeśli sąsiednie LABORATORIUM odpowiedniego we/wy DQ jest już używane przez rejestry wejściowe DDIO dla innych pinów.
Efekt ostrzeżenia jest zwiększony. W przypadku interfejsu nieumiejętnego należy bezpiecznie ignorować to ostrzeżenie tak długo, jak długo wymagania dotyczące timingów są spełnione. Jeśli wymagania dotyczące timingów nie są spełnione, musisz zmienić lokalizacje pinów, aby naprawić to krytyczne ostrzeżenie.