Identyfikator artykułu: 000076737 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 22-10-2020

Dlaczego symulacja typu IP 25G Ethernet Intel® Stratix® 10 FPGA IP jest wisła?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® IP sieci Ethernet 25 G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Ze względu na problem w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 20.1 przykład projektu wygenerowany przez sieć 25G Ethernet Intel® Stratix® 10
    FPGA IP z włączoną dynamiczną rekonfiguracją i włączoną technologią PTP zawiesi się podczas symulacji za pomocą symulatora Synopsys* VCS* lub symulatora Cadence* Xcelium*/NCSIM*.

    Rozwiazanie

    Aby uniknąć tego problemu, użytkownik musi użyć symulatora Mentor* Modelsim* do symulacji przykładu projektu.

    Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition v20.3.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.