Identyfikator artykułu: 000076751 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 28-09-2018

W Intel® Stratix® 10 TX i MX w jaki sposób należy podłączyć piny zasilania VCCIO_HPS i VCCPLL_HPS, gdy nie będą korzystać z HPS?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Jeśli nie zamierzasz korzystać z HPS na urządzeniu o Intel® Stratix® 10 TX i MX, musisz nadal dostarczać zasilanie VCCIO_HPS i VCCPLL_HPS pinów. Nie opuszczaj VCCIO_HPS i nie VCCPLL_HPS styków zasilania pływających ani nie podłączaj ich do GND.

 

Rozwiazanie

N/A

Podobne produkty

Ten artykuł dotyczy 2 prod.

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.