Identyfikator artykułu: 000076762 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 28-10-2020

Czy zestaw narzędzi do debugowania Intel Agilex® 7 FPGA EMIF może zgłosić margines adresu/poleceń?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Interfejsy i kontrolery pamięci
  • Układ FPGA Intel® IP komponentu debugowania pamięci zewnętrznych
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    W oprogramowaniu Intel® Quartus® Prime Pro Edition wersji 20.2 i wcześniejszych zestaw narzędzi Intel Agilex® 7 FPGA EMIF Debug Nie zgłasza marginesów adresu/poleceń.

    Rozwiazanie

    Zestaw narzędzi Intel Agilex® 7 FPGA EMIF Debug Toolkit raportuje adres/margines poleceń począwszy od wersji oprogramowania Intel Quartus® Prime Pro Edition 20.3.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA i FPGA SoC Intel® Agilex™

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.