Identyfikator artykułu: 000077098 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 25-06-2014

Czy muszę skonfigurować tabele tłumaczenia adresów Avalon-MM-to-PCI Express przy użyciu 64-bitowego adresu do twardego IP mapowanego w Avalon pamięci do PCI Express?

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Twardy IP mapowanego w Avalon pamięci do PCI Express® obsługuje adresowanie 64-bitowe. Jeśli wybierzesz adresowanie 64-bitowe, tłumaczenie adresu nie jest konieczne.
    W celu urzekania problemów sekcja "Avalon do ustawień tłumaczenia adresu PCIe" interfejsu graficznego (GUI) w Qsys znika automatycznie po ustawieniu "Avalon-MM szerokości adresu" na 64-bitowy.

    Tabele tłumaczenia adresów Avalon-MM-to-PCI Express w przestrzeni dostępu do rejestru kontrolnego (CRA) pod adresem 0x1000–0x1FFF nie są niezbędne do adresowania 64-bitowego.

    Rozwiazanie

     

    Podobne produkty

    Ten artykuł dotyczy 3 prod.

    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Arria® V GX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.