Identyfikator artykułu: 000077099 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Dlaczego mogę otrzymać Burst aferę, gdy przystępuję do pamięci DDR3 SDRAM przy użyciu kontrolera DDR3 SDRAM opartego na altmemphy?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Podczas uzyskiwania dostępu do pamięci DDR3 SDRAM za pomocą kontrolera opartego na altmemphy zobaczysz numer seryjny, jeśli local_size ustawiona jest na 1. W przypadku local_size=1 nie otrzymasz Burst Length (BL) z 8 dla adresów z zgłębienia, lecz tylko Burst i szer. Jeśli potrzebujesz BL of 8, aby zwiększyć wydajność, musisz włączyć opcję seryjnego łączenia.

 

Połączenie seryjne zostało wprowadzone jako opcja w zakładce ustawienia kontrolera kontrolera DDR3 SDRAM opartego na Altmemphy w oprogramowaniu projektowym Quartus® II 10.1.

 

Opcja połączenia seryjnego zostanie dodana w kontrolerze DDR3 SDRAM opartym na UniPHY w przyszłej wersji IP.

Podobne produkty

Ten artykuł dotyczy 2 prod.

FPGA Stratix® IV E
FPGA Stratix® IV GX

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.