Identyfikator artykułu: 000077691 Typ materiałów: Informacje o produkcie i dokumentacja Ostatnia zmiana: 11-09-2012

Ile dodatkowych cykli DCLK jest potrzebnych, aby przejść w tryb inicjalizacji w urządzeniach z Stratix z serii?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Aby przejść w tryb inicjalizacji w Stratix® — urządzenia z serii potrzebne są dwa dodatkowe opadające brzegi DCLK po CONF_DONE wysokiej wysokości. Jest to wymagane niezależnie od tego, czy korzystasz z zegara użytkownika (CLKUSR) czy zegara wewnętrznego inicjalizacji.

 

 

Podobne produkty

Ten artykuł dotyczy 1 prod.

Stratix® III FPGA

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.