Identyfikator artykułu: 000077844 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Czy dopuszczalne jest przełączanie sygnałów DATA i DCLK po wejściu Stratix® lub urządzenia Cyclone® w tryb użytkownika?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis DCLK i DATA0 to dedykowane wejścia wykorzystywane podczas konfiguracji urządzeń Cyclone®. DATA[7:0] to dwuzadzeniowe piny do Stratix® urządzeń, które mogą działać jako piny zdefiniowane przez użytkownika w trybie użytkownika, w zależności od ustawienia styku podwójnego przeznaczenia (zakładka opcje urządzenia i pinów). W przypadku urządzenia Stratix DCLK jest dedykowanym wejściem, a DATA[7:0] jest dwuzadzeniowym pinem. Po zakończeniu konfiguracji i przejściu urządzenia Stratix i Cyclone w tryb użytkownika, dclk i dane można przełączać bez wpływu na dane konfiguracyjne.

Podobne produkty

Ten artykuł dotyczy 1 prod.

Układy FPGA Stratix®

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.