Identyfikator artykułu: 000077860 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Czy mogę wyłączyć opcję "Włącz sygnały umożliwiające włączenie bajtów Avalon-MM" podczas implementacji IP kontrolera DDR3 SDRAM UniPHY w Qsys?

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Podczas korzystania z kontrolera DDR3 UniPHY w wersji 11.1 w systemie Qsys, jeśli wyłączysz opcję "Włącz sygnały włączenia bajtów Avalon MM", możesz zauważyć, że na magistrali Avalon nie ma opcji bajtowej. Istnienie włączonego bajta Avalon zależy od tej opcji. Ta opcja jest zaznaczona domyślnie, ale może nie być zaznaczona, jeśli nie jest pożądane włączenie bajtów.

    Nie zaleca się wyłączania bajtów Avalon w systemie Qsys, zwłaszcza w systemie o mieszanej szerokości lub gdy program masters może wykonywać częściowe dostępy do słowa, ponieważ może to prowadzić do potencjalnych problemów z uszkodzeniem danych.

    Podobne produkty

    Ten artykuł dotyczy 8 prod.

    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    Stratix® III FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.