Identyfikator artykułu: 000077902 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 23-11-2015

Błąd wewnętrzny: podsystem: FIOMGR, plik: /quartus/fitter/fiomgr/fiomgr_io_bank.cpp, wiersz: 2379 m_single_ended_iostd_drive_strength > = 0

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Quartus® II w wersji 15.0 i wcześniej ten wewnętrzny błąd może występować, jeśli zmienisz przypisanie pinu JTAG na wartość domyślną.

    W MAX® 10 urządzeniach piny JTAG są dwoma uniwersalnymi pinami. Jeśli jako dedykowany pin użyjesz pinu JTAG, nie ma potrzeby przypisania pinów. Ten wewnętrzny błąd może wystąpić podczas edycji przypisania pinów do innych elementów niż wartość domyślna.

    Rozwiazanie

    Aby uniknąć błędu, wykonaj jedną z następujących czynności:

    • Powrót wszystkich standardów we/wy JTAG do domyślnego standardu IO w kodzie pinowym.
    • Zmień na domyślny standard we/wy na 3.3-V LVCMOS
    • Przejdź do Przypisania -> Device -> Device and Pin Options -> Voltage -> change "Default I/O Standard" na 3.3-V LVCMOS

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Układy Intel® MAX® 10 FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.