Identyfikator artykułu: 000078039 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 20-03-2015

Dlaczego opcja Soft LVDS RX Intel® FPGA IP z zewnętrznym PLL nie działa prawidłowo na urządzeniach Intel® MAX® 10 podczas korzystania z oprogramowania Quartus® II w wersji 14.1?

Środowisko

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na znany problem w oprogramowaniu Quartus® II w wersji 14.1 program Soft LVDS RX Intel® FPGA IP w trybie zewnętrznego PLL, może nie działać prawidłowo w urządzeniach Intel® MAX® 10.

    Dzieje się tak, ponieważ brakuje portów rx_syncclock i rx_readclock w Intel MAX 10 FPGA programowych Intel FPGA IP LVDS, co spowoduje, że dane rx_out równoległe będą wykazywać zablokowane dane.

    Rozwiazanie

    Aby rozwiązać ten problem, zmień soft LVDS RX Intel FPGA IP na wewnętrzny tryb PLL.

    Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Intel Quartus.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Układy Intel® MAX® 10 FPGA

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.