Identyfikator artykułu: 000078675 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 31-12-2014

RX MAC ma niewłaściwą częstotliwość taktowania zegara RX MAC, ukierunkowany na rdzeń IP o niskim opóźnieniu 40-100 GbE, ukierunkowany na urządzenie Stratix V z zegarem referencyjnym 322 MHz

Środowisko

  • Intel® Quartus® II Subscription Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Edytor parametrów LL 40-100GbE zapewnia dwie możliwe wartości dla parametru częstotliwości referencyjnej PHY . Obie wartości powinna generować częstotliwość clk_rxmac 312,5 MHz dla wariantów 40GbE i 390.625 MHz dla wariantów 100GbE.

    Jednakże w wariantach rdzenia IP z następującymi właściwościami, częstotliwość clk_rxmac jest inna:

    • Rodzina urządzeń docelowych to urządzenie Stratix V Rodziny.
    • Parametr częstotliwości referencyjnej PHY ma wartość 322,265625 MHz.
    Rozwiazanie

    Ten problem nie ma możliwości obejścia.

    Ten problem zostanie naprawiony w przyszłej wersji małej latencji. Funkcja MegaCore ethernet 40- i 100 Gb/s Ethernet oraz PHY.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Stratix® V FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.