Identyfikator artykułu: 000078958 Typ materiałów: Informacje o produkcie i dokumentacja Ostatnia zmiana: 19-02-2014

Jak mogę wybrać własną lokalizację resetowania pinu dla npor, gdy użyję miękkiego kontrolera resetowania do twardego IP do PCI Express?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Aby wykorzystać własną lokalizację resetowania pinów, npornajpierw upewnij się, że korzystasz z miękkiego kontrolera resetowania, sprawdzając, czy hip_hard_reset_hwtclparametr jest ustawiony na 0 podczas tworzenia informacji Twardego IP do PCI Express®:

.hip_hard_reset_hwtcl (0),

Aby wykorzystać port npor jako sygnał resetowania twardego IP, zmodyfikuj następujące pliki, jak pokazano poniżej:

altpcie_sv_hip_128bit_atom.v — w przypadku Stratix® V

altpcie_av_hip_128bit_atom.v— w przypadku Arria® V i Cyclone® V

Zmień z:

.pinperstn(pin_perst)

Do:

.pinperstn((USE_HARD_RESET == 0)?1'b1: pin_perst)

Teraz możesz wybrać dowolną lokalizację resetowania pinów dla npor Sygnału.

Podobne produkty

Ten artykuł dotyczy 13 prod.

FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Stratix® V GS
FPGA Arria® V GT
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.