Identyfikator artykułu: 000079473 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 26-01-2015

Do czego odnosi się specyfikacja DCD w tabeli 1-35 (oznakowy cykl obciążeń przy Stratix III pinach wejścia/wyjścia) w arkuszu danych urządzenia Stratix III?

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Uwaga (1) w tabeli 1-35 jest nieprawidłowa. Specyfikacja DCD ma zastosowanie wyłącznie do I/O Buforu. Nie obejmuje on dysku DCD systemu.

    Rozwiazanie

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Stratix® III FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.