Więcej informacji na temat korzystania z analizatora logicznego SignalTap II można znaleźć w sekcji Debugowanie projektu przy użyciu wbudowanego analizatora logicznego SignalTap II (PDF) w tomie 3 podręcznika Quartus® II.
Czy mogę użyć analizatora logicznego SignalTap II w projekcie APEX II, który umożliwia inkasację nadajników LVDS?
1
Zastrzeżenie
Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.