Problem krytyczny
Oprogramowanie Quartus® II nie modeluje prawidłowo timingów wydajność sieci zegarowych w urządzeniach Stratix V ES, gdy wykorzystywane są krawędzie sygnału zegara. Wpływa na inżynierię Stratix V przykładowych urządzeń.
Odpowiednie częstotliwości taktowania można znaleźć w arkuszu danych Stratix V. ograniczenia w tym przypadku.
1
Podziękowanie
Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.