Identyfikator artykułu: 000079768 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 20-02-2014

Moduł ECC SDRAM wyłączony w preloaderze

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Qsys nie może wygenerować interfejsu DDR w komponentze HPS z włączoną funkcją ECC. Jeśli spróbujesz określić taki interfejs, wynik to interfejs bez ECC. W zależności od podanej szerokości interfejsu, otrzymana szerokość interfejsu jest następująca:

    Określona szerokośćPowstała szerokość
    2416
    4032
    Rozwiazanie

    Uaktualnij do Altera Kompletny pakiet projektowy wersji 13.0 SP1 lub nowszej.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Cyclone® V i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.