Identyfikator artykułu: 000080132 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Których instrukcji JTAG nie wolno przedstawiać w teście JTAG w teście zeskanowania granic?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Uczestnik programu musi nie przyjmować żadnych prywatnych instrukcji wymienionych w plikach BSDL dla Stratix® IV E, Stratix IV GX, Stratix IV GT, Stratix III, Stratix II, Stratix II GX, Cyclone® III, Cyclone II, Arria® GX i Arria II GX. Korzystanie z tych instrukcji może spowodować niewydajne działanie urządzenia.

Podobne produkty

Ten artykuł dotyczy 10 prod.

Cyclone® III FPGA
FPGA Cyclone® II
FPGA Arria® GX
FPGA Stratix® II GX
Stratix® II FPGA
FPGA Stratix® IV GX
Stratix® III FPGA
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV E

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.