Identyfikator artykułu: 000080373 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 06-11-2019

Dlaczego interfejs Intel® Stratix® 10 Avalon® -MM do INTERFEJSU PCIe* z wewnętrznym DMA wysyła komunikat "Done" przed zakończeniem transferu danych?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Twardy IP Avalon-MM Intel® Stratix® 10 do PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ten problem jest spowodowany warunkiem wyścigu ścieżki danych. Aktualizacja stanu "Done" dma odczytu i dane ukończenia są dzielone wewnętrznie na dwie (2) różne ścieżki/bufory. Dane mają dłuższą ścieżkę do podrzędnego Avalon® -MM w porównaniu z aktualizacją stanu.

     

    Rozwiazanie

    Ten stan wyścigu ścieżki danych jest łatwo obserwowany w symulacji. Jednak status mover odczytu "Done" zgłoszono kilka cykli zegara wcześniej niż zakończenie transferu danych nie będzie problemem w rzeczywistym systemie sprzętowym z powodu opóźnień.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.