Czy istnieje jakikolwiek znany problem z zastosowaniem równoległego zakończenia układu Scalony (RT) z IP UniPHY?

Tak, wystąpił problem z terminatorem równoległego w chipie (OCT) z ustawieniem kalibracji w pliku konfiguracyjnym wygenerowanym przez oprogramowanie Quartus® II w wersji 11.0 i 11.0 SP1. Mimo, że równoległy PAŹDZIERNIK z kalibracją jest włączony dla określonych pinów w edytorze cesji, a to ustawienie znajduje odzwierciedlenie w raporcie kompilacji, oprogramowanie Quartus® II nie włącza poprawnie bitów konfiguracji dla równoległego ustawienia OCT w pliku konfiguracyjnym.

Problem ten ma wpływ na rodziny urządzeń Stratix® III i Stratix IV oraz rdzenie IP pamięci DDR3 SDRAM, DDR2 SDRAM, RLDRAM II, QDR II/SRAM IP. W związku z tym problemem może występować błąd kalibracji.

Problem zostanie naprawiony w kolejnej wersji oprogramowania Quartus® II®. Aby przezwyciężyć ten problem w oprogramowaniu Quartus® II w wersji 11.0 i 11.0SP1, musisz zainstalować poprawkę podana w powiązanym rozwiązaniu poniżej i wykonać pełną kompilację swojego projektu.