Problem krytyczny
Ze względu na problem w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 18.1 oraz w oprogramowaniu Intel® Quartus® Prime Standard Edition w wersji 19.1 użytkownik napotka następujący błąd Intel® Quartus® kompilacji projektu podczas korzystania z sieci Ethernet potrójnej prędkości z jednym portem i referencyjnego projektu referencyjnego układu PHY na płycie głównej firmy AN647.
Błąd jest spowodowany zegarem referencyjnym LVDS, który jest promowany ręcznie na zegarze globalnym przez przypisanie QSF przedstawione poniżej w projekcie referencyjnym.
set_instance_assignment — nazwa GLOBAL_SIGNAL GLOBAL_CLOCK — do ref_clk
Błąd (18694): zegar referencyjny na PLL "qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll", który zasila instancję IP Altera LVDS SERDES, nie jest napędzany przez dedykowany pin zegara referencyjnego z tego samego banku. Użyj dedykowanego pinu referencyjnego zegara, aby zagwarantować spełnianie maksymalnej specyfikacji prędkości transmisji danych w systemie LVDS SERDES IP.
Aby rozwiązać ten problem, ręcznie wyłącz promocję refclk LVDS poprzez przypisanie QSF przedstawione poniżej
set_instance_assignment — nazwa GLOBAL_SIGNAL wyłączona —do ref_clk