Identyfikator artykułu: 000080820 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 03-01-2017

Dlaczego twardy IP Stratix 10 do PCI Express, skonfigurowany w trybie trzeciej generacji, kilka razy wchodzi w stan odzyskiwania, gdy zmienia prędkość na trzeciej generacji?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Twardy IP cewki Stratix® 10 L do rdzenia PCI Express® skonfigurowanego w trybie trzeciej generacji może przejść kilka cykli odzyskiwania przy zmianie prędkości na trzecią generację.  Po kilku cyklach odzyskiwania łącze w stanie L0.  Nie dotyczy to początkowego łącza do trzeciej generacji. Cykle odzyskiwania występują jedynie w kolejnych zmianach prędkości po pierwszym szkoleniu połączenia z trzeciej generacji.

    Rozdzielczość

    Ten problem nie został naprawiony w cewce L.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.