Identyfikator artykułu: 000080840 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 23-05-2019

Dlaczego nie mogę wygenerować twardego IP cewki 2 lub 3 kanałów dla sieci Ethernet Intel® Stratix® 10 FPGA IP, gdy "1 do 4 10GE/25GE z opcjonalnym RSFEC" lub "100GE lub 1 do 4 10GE/25GE z opcjonalnym rdzeniem RSFEC i 1588 PTP" są wybrane i ...

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Twardy IP cewki E do układu FPGA Intel® IP sieci Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Ze względu na problem w oprogramowaniu Intel® Quartus® Prime w wersji 19.1 liczba kanałów, które mogą być tworzone podczas korzystania z twardego IP cewki E do sieci Ethernet Intel® Stratix® 10 FPGA IP, gdy "1 do 4 10GE/25GE z opcjonalnym RSFEC" lub "100GE lub 1 do 4 10GE/25GE z opcjonalnym wariantem rdzenia RSFEC i 1588 PTP" są wybrane i włączona jest opcja "Włącz AN/LT", jest nieprawidłowo ograniczona do konfiguracji jedynie 1 lub 4 kanałów.

    Rozdzielczość

    Ten problem został naprawiony począwszy od wersji 19.2 oprogramowania Intel® Quartus® Prime.

    W przypadku wybrania opcji "Włącz AN/LT" w tych konfiguracjach IP dozwolone będą maksymalnie (4) kanały.

    Podobne produkty

    Ten artykuł dotyczy 3 prod.

    FPGA i FPGA SoC Intel® Agilex™ z serii F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.