Identyfikator artykułu: 000080866 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 17-07-2019

Błędy symulacji systemu Intel® Stratix® 10 Avalon® streamingu i interfejsu wirtualizacji we/wy pojedynczego rdzenia (ETHERNETOV) do ip rozwiązań PCI Express*.

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Twardy IP Avalon-ST Intel® Stratix® 10 do PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Ze względu na problem z narzędziem symulacyjnym ALDEC* Ethernet*, następujący lub podobny błąd będzie widoczny podczas symulacji interfejsu Intel® Stratix® 10 Avalon® Streaming i interfejsu wirtualizacji we/wy pojedynczego rdzenia (EMBEDDEDOV) dla rozwiązań PCI Express* IP.

    ALOG: błąd: VCP2950 SEG_WIDTH*2 nie jest prawidłową prawą stroną defpara.

    Rozdzielczość

    Nie ma możliwości obejścia problemu przy użyciu narzędzia symulacyjnego ALDEC* Simulation Tool. Ten problem nie jest widoczny w przypadku innych obsługiwanych symulatorów.

    Ten problem został zgłoszony do ALDEC*. Zaplanowano poprawkę dotyczącą przyszłego wydania narzędzia symulacyjnego ALDEC* Ethernet*

    Podobne produkty

    Ten artykuł dotyczy 5 prod.

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 i SoC

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.