Identyfikator artykułu: 000080958 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 31-07-2017

Dlaczego zegary wyjściowe Arria 10 IOPLL są dostosowane do opadającego brzegu, a nie rosnącej krawędzi zegara referencyjnego?

Środowisko

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na problem w oprogramowaniu Quartus® Prime model symulacji IOPLL pokaże krawędź zegarów wyjściowych przypisaną do opadającego brzegu zegara referencyjnego, a nie rosnącą krawędź zegara referencyjnego.

    To nie jest zachowanie, które można by zobaczyć w krzemie. Jest to błąd w modelu symulacji i nie wpływa na sprzęt. TimeQuest określa czas w odniesieniu do wznoszącej się krawędzi zegara referencyjnego.  Naprawi się to w późniejszej wersji Quartus®.

     

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Arria® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.