Identyfikator artykułu: 000081108 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 31-12-2013

Dlaczego podczas korzystania z Arria V 10GBaseR PHY programowych pcS widzę naruszenia timingów?

Środowisko

  • Intel® Quartus® II Subscription Edition
  • Szybkość
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Quartus® II w wersji 13.0, podczas korzystania z urządzenia Arria® V 10GBaseR PHY, może występować zastrzeżenie dotyczące konfiguracji lub wstrzymania naruszeń timingów. Jest to związane z promocją zegara PMA w Globalnej Sieci Zegarowej, która wprowadza zegar na chył.

    Rozdzielczość

    Aby naprawić naruszenia timingów, możesz dodać następujące cesje QSF do projektu.

    • set_instance_assignment — nazwa GLOBAL_SIGNAL "PERI RZĄDOWY ZEGAR" — do *altera_xcvr_10gbaser*av_rx_pma|clkdivrx
    • set_instance_assignment — nazwa GLOBAL_SIGNAL "PERI RZĄDOWY ZEGAR" — do *altera_xcvr_10gbaser*av_tx_pma|clkdivtx

    Ten problem zostanie naprawiony w przyszłej wersji oprogramowania Quartus® II.

    Podobne produkty

    Ten artykuł dotyczy 2 prod.

    FPGA Arria® V i SoC
    FPGA Arria® V GT

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.