Identyfikator artykułu: 000081309 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 05-11-2013

Błąd (181011): wykryto ustawienia zakończenia układu scalonego dla pinów w grupie DQS zasilanej kodem wejścia/wyjścia DQS "<qk clock="" pin="">". Wszystkie piny w grupie muszą używać tego samego bloku kontrolowego OCT.</qk>

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Z powodu problemu w oprogramowaniu Quartus® II ten błąd może pojawić się podczas tworzenia informalizowania wielu interfejsów RLDRAM 3 UniPHY w projekcie. Oprogramowanie Quartus II przypisuje niewłaściwy blok zakończenia układu scalony (OCT) dla interfejsu.

Aby sprawdzić ten problem, w raporcie z kompilacji przejdź do Sekcji zasobów instalatora > > wprowadzanych i przejdź do wiersza z zegarem QK. Przewiń w prawo i sprawdź, do którego bloku kontrolnego OCT przypisany jest pin.

Rozdzielczość

Obejście tego błędu przypisuje właściwy blok OCT przy następującym przypisaniu QSF:

set_instance_assignment -name TERMINATION_CONTROL_BLOCK "" -to

Upewnij się, że wszystkie inne sygnały wymagające bloków kontroli zakończenia mają podobne przypisane QSF.

Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Quartus II.

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.