Identyfikator artykułu: 000081916 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 30-06-2014

Błędy "podstawowej szybkości transmisji danych PLL" w megafunctwitacji rdzenia PLL natywnego interfejsu PHY nadajnika-odbiornika Arria V

Środowisko

  • Intel® Quartus® II Subscription Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    W wersji oprogramowania 12.1 Quartus® II nadajnika-odbiornika Arria® V Natywnego rdzenia IP interfejsu PHY, wyświetla się plik projektowy wygenerowany w megafunction domyślną pętlę zamkniętą w fazie (PLL) bazową szybkość transmisji danych na poziomie 1250 Mb/s, niezależnie od tego konfiguracji użytkownika z interfejsem graficznym (GUI).

    Rozdzielczość

    Ten problem został naprawiony w wersji oprogramowania 13.0 Quartus II.

    Aby obejść ten problem w wersji oprogramowania 12.1 Quartus II, zmienić wartość "Referencyjna częstotliwość zegara" w GRAFICZNYM interfejsie graficznym z domyślnie "125,0 MHz" do dowolnej innej wartości co najmniej raz przed wygenerowaniem megafunction rdzenia IP.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Arria® V i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.