Identyfikator artykułu: 000082089 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 30-10-2018

Dlaczego podczas kompilacji twardego IP Intel® Stratix® 10 do rdzenia IP PCI Express* IP Core w wersji 18.1 zgłaszany jest komunikat o naruszeniach szerokości impulsu?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Twardy IP Avalon-MM Intel® Stratix® 10 do PCI Express*
  • Twardy IP Avalon-ST Intel® Stratix® 10 do PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Ze względu na problem w twardym IP Intel® Stratix® 10 rdzenia IP PCI Express* w wersji 18.1, podczas kompilacji możesz obserwować komunikat o naruszeniach timingów szerokości impulsu minimalnej szerokości impulsu.

     

     

    Rozdzielczość

    Wiadomość ta może być bezpieczna.

    Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition wersji 19.1.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.