Identyfikator artykułu: 000082187 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Dlaczego konfiguracja jest wieloeklowa dla ścieżek z [get_keepers {*| PCIeCore_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] tak samo jak przytrzymaj wiele cykli?

Środowisko

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Następujące ostrzeżenie można znaleźć w sekcji Konfiguracja/Przytrzymaj spójność wielu cykli w raporcie Sprawdź timingi podczas kompilowania projektu ukierunkowanego na rodziny urządzeń Stratix® IV GX lub HardCopy® IV GX, które zawierają twardy IP do PCI Express® w oprogramowaniu Quartus® II w wersji 11.1 lub wcześniej. Ograniczenie dotyczące wielu cykli jest zawarte w pliku SDC dla bloku TWARDEGO IP.

    ; -from [get_keepers {*| PCIeCore_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[*]}] ; Konfiguracja wielu cykli dla tej ścieżki jest taka sama, jak przytrzymaj wiele cykli.

    Ostrzeżenie może zostać zignorowane, ponieważ ograniczenia te mają tę samą konfigurację i według projektu przechowują wartości z wielu cykli.

    Ostrzeżenie ma zostać stłumione w przyszłej wersji oprogramowania Quartus II.

    Podobne produkty

    Ten artykuł dotyczy 2 prod.

    FPGA Stratix® IV GX
    Urządzenia HardCopy™ IV GX ASIC

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.