Identyfikator artykułu: 000082380 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 29-06-2018

Dlaczego podczas korzystania z twardego IP Intel® Arria® 10 PCI* Express, dlaczego wektory (0x05c) wiadomości nie są zapisywalne w strukturze funkcji MSI po ustawieniu opcji Wielu komunikatów?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Twardy IP Intel® Arria® 10 Cyclone® 10 do PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    W Intel® Arria® 10 FPGAs dane dotyczące wiadomości PCIe* przypisane do bitów wektorowych nie są zapisywalne, gdy ustawiona jest opcja Włącz wiele wiadomości.

    Na przykład, gdy opcja Multiple Message Enable jest ustawiona na 3'b010, a 32'hFFFFFFFF jest zapisana w polu danych komunikatu konfiguracji, a dane wejściowe przerwań użytkownika to 0, oprogramowanie może odczytać jedynie 32'hFFFFFC.

    Jest to niewielki błąd, ponieważ pakiet MSI wygenerowany przez twardy IP Intel® Arria® 10 jest nadal poprawny.

     

    Rozwiazanie

    Nie ma planu rozwiązania tego problemu. Twój projekt musi być świadom tego, że bity wektorowe przypisane do danych wiadomości nie zawsze są czytelne według sw., gdy ustawiono opcję wielu komunikatów.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Arria® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.