Identyfikator artykułu: 000082480 Typ materiałów: Informacje o produkcie i dokumentacja Ostatnia zmiana: 27-08-2013

Jak mogę przypisać lokalizację dla ułamkowych PLL w urządzeniach Stratix® V?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Przypisania lokalizacji dla ułamkowych PLL można dokonać w urządzeniach Stratix® V w oprogramowaniu Quartus® II za pomocą Edytora zadań i wykonaj następujące czynności:

  1. W Edytorze przypisań ustaw Kategorię na "Lokalizacje".
  2. W kolumnie "To" wybierz instancję PLL za pomocą findera węzłów.  Pomocne jest zawężenie wyszukiwania poprzez wybranie *.gpll* jako filtra.
  3. W kolumnie "Nazwa przypisania" wybierz "Lokalizacja".
  4. Kliknij dwukrotnie w kolumnę "Wartość" i wybierz "Ułamkowy PLL" jako "Element" z listy rozwijanej.  Umożliwi to określenie prawidłowych lokalizacji X, Y i N z listy rozwijanej.
  5. Dodaj "~FRACTIONAL_PLL" do przypisania instancji PLL, aby prawidłowo przypisać lokalizację PLL.

Na przykład nazwa węzła w kolumnie "To" powinna być zbliżona do następującej:

altpll0:inst|altpll0_0002:altpll0_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL

Przykład ustawienia .qsf to:

set_location_assignment FRACTIONALPLL_X0_Y122_N0 -to " altpll0:inst|altpll0_0002:altpll0_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL"

Rozdzielczość

Brak

Podobne produkty

Ten artykuł dotyczy 1 prod.

FPGA Stratix® V GX

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.