Identyfikator artykułu: 000082802 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 20-01-2014

Dlaczego widzę różne timingi w raporcie timingów Quartus® II i analizatorze timingów TimeQuest?

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis Z powodu problemu w oprogramowaniu Quartus® II w wersji 13.1, może się okazać, że timing podany w raporcie timingów oprogramowania Quartus® II różni się od timingu zgłoszonego w Analizatorze timingów TimeQuest dla urządzeń Stratix® V. Timing zgłoszony przez raport timingów oprogramowania Quartus II jest poprawny.
    Rozdzielczość Aby rozwiązać ten problem, wykonaj następujące kroki w Analizatorze timingów TimeQuest:
    1. Lista sieciowa > usuń listę timingów
    2. Lista sieciowa > tworzenia listy timingów
    3. W wyświetlonym menu właściwości dołącz "-force_dat" do polecenia Tcl i kliknij OK.
    4. Przeczytaj ograniczenia projektowe synopsys (. SDC) plik i aktualizacja listy timingów.


    W następnych krokach timing raportowania generuje taki sam raport timingów, co oprogramowanie Quartus II.

    Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Quartus® II.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Stratix® V GX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.