Identyfikator artykułu: 000082956 Typ materiałów: Informacje o produkcie i dokumentacja Ostatnia zmiana: 19-10-2018

Jak mogę uzyskać dostęp do miejsca w rejestrze nadajnika-odbiornika PHY za pomocą portu phy_mgmt_addr rdzenia Intel® FPGA IP szeregowego Lite III do transmisji strumieniowej dla cewek Intel® Stratix® 10 L/H?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® IP protokołu transmisji szeregowej Lite III
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Aby uzyskać dostęp do przestrzeni rejestru phy nadajnika-odbiornika za pomocą portu phy_mgmt_addr rdzenia Intel® FPGA IP szeregowego Lite III do transmisji strumieniowej dla cewek Intel® Stratix® 10 L/H, użyj MSB magistrali w następujący sposób:

    • Ustaw phy_mgmt_addr[msb] = 1 , by uzyskać dostęp do przestrzeni rejestrowej PHY nadajnika-odbiornika cewki L/H 10 Intel Stratix.
    • Ustaw phy_mgmt_addr[msb] = 0 , aby uzyskać dostęp do pliku Serial Lite III Streaming Intel FPGA IP Core Configuration and Status Registers (CSR)
    Rozdzielczość

    Użycie tego adresu zostanie udokumentowane w przyszłej wersji przewodnika użytkownika serialu Lite III Streaming Intel FPGA IP Core.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.