Identyfikator artykułu: 000083020 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 29-05-2015

Dlaczego symulacja projektu IP JESD204B nie działa, gdy programowy interfejs PCS jest włączony?

Środowisko

  • Intel® Quartus® II Subscription Edition
  • JESD
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na znany problem w oprogramowaniu Quartus® II w wersji 15.0 symulacja projektu przykładowego IP JESD204B może nie działać w przypadku następujących komunikatów, jeśli zostały wygenerowane w trybie soft PCS:

    # Sprawdzanie wzorów: nie znaleziono prawidłowych danych!
    # JESD204B Tx Core(s): znaleziono błąd połączenia Tx!
    # JESD204B Rx Core(s): OK!
    #TESTBENCH_FAILED: SIM NIE POWIODŁO SIĘ!

    Ten błąd występuje, ponieważ ustawienie PMA_WIDTH w PLL ATX jest nieprawidłowo ustawione dla projektu przykładowego trybu Soft PCS.


     

    Rozdzielczość Aby to obejść, zmień ustawienie PMA_WIDTH w skrypcie gen_ed_sim_*.tcl z 20 na 40 i uruchom ponownie skrypt.

    Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Quartus II.

    Podobne produkty

    Ten artykuł dotyczy 3 prod.

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 SX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.