Identyfikator artykułu: 000083249 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Czy obsługa interfejsu opartego na pamięci QDRII SRAM UniPHY czy też wymaga konfiguracji i przytrzymania danych na potrzeby takich szybkości, jak DDR2 SDRAM lub IP kontrolera opartego na DDR3 SDRAM UniPHY?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Interfejs oparty na pamięci QDRII SRAM UniPHY nie odkaża konfiguracji i nie przytrzymuje efektu dla szybkości, takiej jak DDR2 SDRAM lub IP kontrolera opartego na DDR3 SDRAM UniPHY. W przypadku IP QDRII SRAM UniPHY nie jest on wymagany.

Podobne produkty

Ten artykuł dotyczy 8 prod.

FPGA Stratix® IV GX
FPGA Stratix® IV E
FPGA Stratix® IV GT
Stratix® III FPGA
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® V GX

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.