Identyfikator artykułu: 000083264 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 10-12-2013

Dlaczego opcja "Dodatkowa faza CK/CK#" jest wyszarzone w edytorze parametrów dla urządzeń Stratix® V i Arria® V GZ?

Środowisko

  • Intel® Quartus® II Subscription Edition
  • Kontroler DDR3 SDRAM z układem FPGA Intel® IP UniPHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Opcja "Dodatkowa faza CK/CK#" jest wyszarzone w edytorze parametrów, ponieważ niestandardowe przesunięcia fazy zegara pamięci nie są obsługiwane dla tego urządzenia i protokołu.

    Rozdzielczość

    Urządzenia Stratix® V i Arria® V GZ obsługują tę opcję tylko dla kontrolerów pamięci DDR2 opartych na UniPHY z częstotliwością 150 MHz lub wyższą.

    Podobne produkty

    Ten artykuł dotyczy 5 prod.

    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V E

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.